HTML/InfoMundo
1
0
Fork 0
Code Issues Pull Requests Projects Releases Wiki Activity
InfoMundo/download/Documentos/PUERTOS.TXT
jdg 809967a35d First commit 14/09/1997
2021-09-12 22:35:00 +02:00

1113 lines
46 KiB
Plaintext
Raw Permalink Blame History

This file contains invisible Unicode characters

This file contains invisible Unicode characters that are indistinguishable to humans but may be processed differently by a computer. If you think that this is intentional, you can safely ignore this warning. Use the Escape button to reveal them.

This file contains Unicode characters that might be confused with other characters. If you think that this is intentional, you can safely ignore this warning. Use the Escape button to reveal them.

Direcciones de los puertos de Entrada/Salida
0000-001F ---- DMA 1 (primer controlador 8237 de Acceso Directo a Memoria)
0000 l/e DMA direcci¢n canal 0, byte 0, despu‚s byte 1.
0001 l/e DMA contador de words canal 0, byte 0, despu‚s byte 1.
0002 l/e DMA direcci¢n canal 1, byte 0, despu‚s byte 1.
0003 l/e DMA contador de words canal 1, byte 0, despu‚s byte 1.
0004 l/e DMA direcci¢n canal 2, byte 0, despu‚s byte 1.
0005 l/e DMA contador de words canal 2, byte 0, despu‚s byte 1.
0006 l/e DMA direcci¢n canal 3, byte 0, despu‚s byte 1.
0007 l/e DMA contador de words canal 3, byte 0, despu‚s byte 1.
0008 l DMA registro de estado canales 0-3
bit 7 = 1 petici¢n canal 3
bit 6 = 1 petici¢n canal 2
bit 5 = 1 petici¢n canal 1
bit 4 = 1 petici¢n canal 0
bit 3 = 1 contador terminal de canal para el canal 3
bit 2 = 1 contador terminal de canal para el canal 2
bit 1 = 1 contador terminal de canal para el canal 1
bit 0 = 1 contador terminal de canal para el canal 0
0008 e DMA registro de comandos canales 0-3
bit 7 = 1 sentido activo del DACK alto
= 0 sentido activo del DACK bajo
bit 6 = 1 sentido activo del DREQ alto
= 0 sentido activo del DREQ bajo
bit 5 = 1 selecci¢n escritura extendedida
= 0 selecci¢n escritura retardada
bit 4 = 1 prioridad rotativa
= 0 prioridad fija
bit 3 = 1 temporizado (timing) comprimido
= 0 temporizado (timing) normal
bit 2 = 1 controlador activado
= 0 transferencia de memoria a memoria activada
0009 e DMA registro de petici¢n de escritura
000A l/e DMA canal 0-3 registro de m scara
bit 7-3 = 0 reservado
bit 2 = 0 bit de reinicializaci¢n de m scara
= 1 bit de activaci¢n de m scara
bit 1-0 = 00 canal 0 seleccionado
= 01 canal 1 seleccionado
= 10 canal 2 seleccionado
= 11 canal 3 seleccionado
000B e DMA canal 0-3 modo registro
bit 7-6 = 00 modo demanda
= 01 modo "single"
= 10 modo bloque
= 11 modo cascada
bit 5 = 0 incremento de direcci¢n seleccionado
= 1 decremento de direcci¢n seleccionado
bit 3-2 = 00 operacion de verificaci¢n
= 01 escritura a memoria
= 10 lectura de memoria
= 11 reservado
bit 1-0 = 00 canal 0 seleccionado
= 01 canal 1 seleccionado
= 10 canal 2 seleccionado
= 11 canal 3 seleccionado
000C e DMA flip-flop inicilizador del puntero
000D l DMA registro temporal de lectura
000D e DMA inicializador maestro
000E e DMA registro de inicializaci¢n de m scara
000F e DMA registro de escritura de m scara
0010-001F ---- DMA controlador (8237) sobre los modelos PS/2 60 & 80
0020-003F ---- PIC 1 (Controlador Programable de Interrupciones 8259)
0020 e PIC palabra de initializacion de comandos ICW1
bit 7-5 = 0 solo utilizados en modo 80/85
bit 4 = 1 ICW1 esta siendo utilizado
bit 3 = 0 modo "edge triggered"
= 1 modo "level triggered"
bit 2 = 0 vectores de interrupci¢n sucesivos utilizan 8 bytes
= 1 vectores de interrupci¢n sucesivos utilizan 4 bytes
bit 1 = 0 modo cascada
= 1 modo "single", no es necesario el ICW3
bit 0 = 0 no es necesario el ICW4
= 1 es necesario el ICW4
0021 e PIC ICW2,ICW3,ICW4 despu‚s ICW1 a 0020
ICW2:
bit 7-3 = lineas de direccionamiento A0-A3 de direcci¢n
base de vectores para el PIC
bit 2-0 = reservado
ICW3:
bit 7-0 = 0 controlador esclavo no conectado al pin de
interrupci¢n correspondiente
= 1 controlador esclavo conectado al pin de
interrupci¢n correspondiente
ICW4:
bit 7-5 = 0 reservado
bit 4 = 0 modo de no "anidamiento-total"
= 1 modo especial de "anidamiento-total"
bit 3-2 = 0x modo sin buffer
= 10 modo/esclavo con buffer
= 11 modo/maestro con buffer
bit 1 = 0 normal EOI
= 1 Auto EOI
bit 0 = 0 modo 8085
= 1 modo 8086/8088
0021 l/e registro maestro de enmascaramiento de interrupciones del PIC
OCW1:
bit 7 = 0 activaci¢n interrupci¢n de parallel printer
bit 6 = 0 activaci¢n interrupci¢n de diskette
bit 5 = 0 activaci¢n interrupci¢n de disco duro
bit 4 = 0 activaci¢n interrupci¢n de puerto serie 1
bit 3 = 0 activaci¢n interrupci¢n de puerto serie 2
bit 2 = 0 activaci¢n interrupci¢n de video
bit 1 = 0 activaci¢n interrupci¢n del teclado, rat¢n, RTC
bit 0 = 0 activaci¢n interrupci¢n del temporizador
OCW2:
bit 7-5 = 000 rotar en el modo auto EOI (desactivado)
= 001 sin EOI espec¡fica
= 010 sin operaci¢n
= 011 EOI especifica
= 100 rotar en el modo auto EOI (activado)
= 101 rotar sobre un comando EOI no espec¡fico
= 110 activar prioridad de comando
= 111 rotar sobre un comando EOI espec¡fico
bit 4 = 0 reservado
bit 3 = 0 reservado
bit 2-0 petici¢n de interrupci¢n
0020 l Registros de petici¢n de interrupci¢n en servicio para OCW3
registro petici¢n:
bit 7-0 = 0 no petici¢n activa para la linea
correspondiente de interrupciones
= 1 petici¢n activa para la linea
correspondiente de interrupciones
registro en-servicio:
bit 7-0 = 0 l¡nea correspondiente no est  actualmente
en servicio
= 1 l¡nea correspondiente est  actualmente
en servicio
0020 e PIC OCW3
bit 7 = 0 reservado
bit 6-5 = 0x no operation
= 10 reinicializa m scara especial
= 11 activa m scara especial
bit 4 = 0 reservado
bit 3 = 1 reservado
bit 2 = 0 no recogida de comandos
= 1 recogida de comandos
bit 1-0 = 0x no operacion
= 10 lee el registro de petici¢n de interrupciones
en la siguiente lectura en 0020
= 11 lee el registro de interrupciones
"in-service" en la siguiente lectura en 0020
0022-002B ---- Intel 82355, parte del conjunto de chips para el 386sx
inicializaci¢n en modo POST desactivar  estas direcciones,
solo un hard reset las reactivar  de nuevo.
0040-005F ---- PIT (Temporizador Programable de Interrupciones 8253, 8254)
XT & AT utilizan 40-43 PS/2 utiliza 40, 42,43,44, 47
0040 l/e PIT contador 0, contador divisor, (XT, AT, PS/2)
0041 l/e PIT contador 1, contador del refresco RAM, (XT, AT)
0042 l/e PIT contador 2, cassette & speaker, (XT, AT, PS/2)
0043 l/e PIT modo puerto, registro de control de palabras para contadores 0-2
bit 7-6 = 00 contador 0 seleccionado
= 01 contador 1 seleccionado (no en PS/2)
= 10 contador 2 seleccionado
bit 5-4 = 00 comando contador latch
= 01 contador lectura/escritura solo bits 0-7
= 10 contador lectura/escritura solo bits 8-15
= 11 contador lectura/escritura primero bits 0-7 ,
despu‚s 8-15
bit 3-1 = 000 modo 0 seleccionado
= 001 modo 1 seleccionado - programable de una sola vez
= x10 modo 2 seleccionado - generador de ratio
= x11 modo 3 seleccionado - generador de onda cuadrada
= 100 modo 4 seleccionado - estroboscopio disparado
por software
= 101 modo 5 seleccionado - estroboscopio disparado
por hardware
bit 0 = 0 contador binario 16 bits
= 1 BCD contador
0044 l/e PIT contador 3 (PS/2, EISA)
utilizado como temporizador de seguridad ante fallos, genera
una NMI cuando el tiempo acaba.
Para NMI generadas por el usuario mirar en 0462.
0047 e Palabra de control del PIT registro contador 3 (PS/2, EISA)
bit 7-6 = 00 contador 3 seleccionado
= 01 reservado
= 10 reservado
= 11 reservado
bit 5-4 = 00 comando contador latch, contador 3
= 01 contador lectura/escritura, solo bits 0-7
= 1x reservado
bit 3-0 = 00
0048 EISA
004A EISA
004B EISA
0060-006F ---- Controlador teclado (8041, 8042) (o PPI (8255) sobre XT)
XT utiliza 60-63, AT utiliza 60-64
definiciones de los bits del puerto de entrada del
controlador de teclado AT
bit 7 = 0 teclado inhibido
bit 6 = 0 CGA, otro valor MDA
bit 5 = 0 jumper fabricante instalado
bit 4 = 0 sistema de 512K de RAM, otro valor 640K
bit 3-0 reservado
AT teclado controlador input puerto bit definitions by Compaq
bit 7 = 0 llave de seguridad est  bloqueada
bit 6 = 0 Pantalla Compaq dual-scan, 1=pantalla no Compaq
bit 5 = 0 Switch 5 de la placa del sistema esta a ON
bit 4 = 0 seleccionada auto velocidad, 1= seleccionada alta velocidad
bit 3 = 0 lento (4MHz), 1 = r pido (8MHz)
bit 2 = 0 80287 instalado, 1= NDP no instalado
bit 1-0 reservado
Definiciones de los bits del puerto de salida del controlador
de teclado AT
bit 7 = salida de datos del teclado
bit 6 = salida del reloj del teclado
bit 5 = 0 buffer de entrada lleno
bit 4 = 0 buffer de salida vacio
bit 3 = reservado (ver nota)
bit 2 = reservado (ver nota)
bit 1 = puerta A20
bit 0 = reinicializaci¢n del sistema
Nota: Los bits 2 y 3 son el switch de la velocidad turbo o el bloqueo
por palabra clave sobre las BIOS Award/AMI/Phoenix. Estos bits
utilizan la funcionalidad BIOS no estandar
del controlador de teclado para manipular:
pin 23 (8041 puerto 22) como interruptor turbo para AWARD
pin 35 (8041 puerto 15) como interruptor turbo para Phoenix
0060 l/e Puerto de datos del controlador del teclado o buffer de entrada
del teclado (ISA, EISA)
Solo puede ser leido cuando en el puerto de estado este el bit0 = 1
Solo puede ser escrito cuando en el puerto de estado este el bit1 = 0
Comandos del teclado (los datos van tambi‚n al puerto 0060):
ED dbl activa/desactiva el indicador Caps Num Scrl
EE sngl para diagnostico, retorna EE.
EF-F2 sngl NOP (Sin operaci¢n). Reservado
F3 dbl Configurar la velocidad y el retardo del tecleo
F4 sngl teclado activado
F5 sngl teclado desactivado. Poner parametros por defecto
F6 sngl cargar parametros por defecto
F7-FD sngl NOP
FE sngl reenviar £ltimo "scancode"
FF sngl realizar la funci¢n interna de reinicializaci¢n "power-on"
0060 l Buffer de salida del controlador de teclado (via PPI sobre XT)
0061 e Puerto B del controlador de teclado (ISA, EISA) (PS/2 puerto A
est  en 0092)
Puerto control del sistema para compatibilidad con 8255
bit 7 (1= reinicializaci¢n del IRQ 0 )
bit 6-4 reservado
bit 3 = 1 chequeo de canal activado
bit 2 = 1 chequeo de paridad activado
bit 1 = 1 datos del altavoz activado
bit 0 = 1 Puerta del temporizador 2 al altavoz activado
0061 l registro de control del puerto B del controlador del teclado (ISA, EISA)
puerto de control del sistema para compatibilidad con 8255
bit 7 chequeo de paridad occurrido
bit 6 chequeo de canal occurrido
bit 5 refleja el estado de la salida del temporizador 2
bit 4 se invierte con cada petici¢n de refresco
bit 3 chequeo del estado del canal
bit 2 chequeo del estado de la paridad
bit 1 estado de los datos del altavoz
bit 0 estado de la puerta del temporizador 2 al altavoz
0064 l Estado del controlador del teclado (ISA, EISA)
bit 7 = 1 error de paridad en la transmisi¢n desde el teclado
bit 6 = 1 "timeout" en recepci¢n
bit 5 = 1 "timeout" en transmisi¢n
bit 4 = 0 teclado inhibido
bit 3 = 1 datos en el registro de entrada es un comando
= 0 datos en el registro de entrada son datos
bit 2 = 0 estado del flag del sistema 0= reinicializado o
reseteado 1=auto-testeo OK
bit 1 = 1 buffer de entrada lleno (las entradas 60/64 tienen
datos para 8042)
bit 0 = 1 buffer de salida llenol (la salida 60 tiene datos
para el sistema)
0064 e Buffer de entrada del controlador de teclado (ISA, EISA)
Comandos del controlador de teclado (los datos van al puerrto 0060):
20 lee el byte cero de la RAM interna, este es el £ltimo comando de
teclado enviado al 8041
21-3F lee el byte especificado en los 5 bits inferiores
del comando en la RAM interna del 8041
60-7F dbl escribe el byte de datos a la direcci¢n especificada
en los 5 bits inferiores del comando.
Descripci¢n del comandoI/O 60 del teclado:
bit7 = 0, reservado
bit6 = modo compatibilidad IBM PC
bit5 = modo IBM PC
bit4 = desactivar teclado
bit3 = desactivar "override"
bit2 = "flag" sistema
bit1 = 0, reservado
bit0 = activooutput buffer full interrupci¢n
AB sngl Iniciar test del interface. Resultados:
0 = sinerror
1 = linea del reloj del teclado baja
2 = linea del reloj del teclado alta
3 = linea de datos del teclado baja
4 = linea de datos del teclado alta
AC lectura del volcado de diagnostico. Los contenidos de la
RAM del 8041, del puerto de salida, del puerto de entrada y
la palabra de estado son enviados.
AD sngl desactiva el teclado (activando el bit 4 del byte
de comando)
AE sngl activa teclado (limpiando el bit 4 del byte de comando)
AF AWARD Comando Mejorado: leer la versi¢n del teclado
C0 leer puerto de entrada
C1 AWARD Comando Mejorado: conectar con el puerto de entrada,
nibble bajo
C2 AWARD Comando Mejorado: conectar con el puerto de entrada,
nibble alto
D0 leer puerto de salida
D1 dbl escribir puerto de salida. Proximo byte escrito en 0060
ser  escrito en el puerto de salida del 8041
D2 AWARD Comando Mejorado: escribir buffer de salida del teclado
D3 AWARD Comando Mejorado: escribir buffer de salida del
dispositivo apuntador
D4 AWARD Comando Mejorado: escribir al dispositivo auxiliar
DD sngl desactivar la direcci¢n "line A20". Por defecto en modo real
DF sngl activar "line A20"
E0 read leer entradas de prueba. bit0 = T0 y bit1 = T1
Exx AWARD Comando Mejorado: activar puerto de salida
DE Compaq Esta es la parte segunda del comando para controlar el
estado de los LEDs: NumLock, CpasLock yScrollLock.
El byte segundo contiene el estado para configurar los LEDs.
bit 7-3 reservado. Debe ser 0.
bit 2 = 0 Caps Lock LED apagado
bit 1 = 0 Num Lock LED apagado
bit 0 = 0 Scroll Lock LED apagado
F0-FF sngl pulso del puerto de salida bajo por 6 microsegundos.
Los bits 0-3 contienen la m scara para los bits a ser pulsados.
Un bit es pulsado si su bit de m scara es cero.
Bit0=reseteo del sistema. ­No poner a 0, solo pulsarlo!
Nota general: Los controladores de teclado son muy diferentes unos de otros.
Generalmente no se pueden intercambiar entre distintas m quinas.
Nota de Award: Extraido del documento Award's Enhanced Keyboard Controller.
Nota de Compaq: Extraido de la Guia T‚cnica de Referencia Compaq Deskpro 386
0065 l Puerto de comunicaciones (Olivetti M24)
0070-007F ---- CMOS RAM/RTC (Reloj en Tiempo Real MC146818)
0070 e registro puerto ¡ndice CMOS RAM (ISA, EISA)
bit 7 = 1 NMI desactivado
= 0 NMI activado
bit 6-0 ¡ndice CMOS RAM (64 bytes, algunas veces 128 bytes)
cualquier escritura a 0070 debe ser seguida por una acci¢n a 0071
o el RTC quedar  en un estado indefinido.
0071 l/e puerto de datos CMOS RAM (ISA, EISA)
registros RTC:
00 segundo actual en BCD
01 segundo de alarma en BCD
02 minuto actual en BCD
03 minuto de alarma en BCD
04 hora actual en BCD
05 hora de alarma en BCD
06 dia de la semana en BCD
07 dia del mes en BCD
08 mes en BCD
09 a¤o en BCD (00-99)
0A registro de estado A
bit 7 = 1 actualizaci¢n en progreso
bit 6-4 divisor que identifica la frecuencia en la que se
basa el reloj
bit 3-0 velocidad seleccionada para la frecuencia de salida
y velocidad de interrupci¢n.
0B registro de estado B
bit 7 = 0 ejecutar
= 1 parar
bit 6 = 1 interrupci¢n periodica activa
bit 5 = 1 interrupci¢n de alarma activa
bit 4 = 1 interrupci¢n "update-ended" activa
bit 3 = 1 interrupci¢n de onda cuadrada activa
bit 2 = 1 el calendario est  en formato binario
= 0 el calendario est  en formato BCD
bit 1 = 1 modo 24-horas
= 0 modo 12-horas
bit 0 = 1 Hora adelantada activada. Solo en USA.
Sin uso en Europe. Algunas versiones del DOS limpian
este bit cuando se utiliza el comando DATE/TIME.
0C registro de estado C
bit 7 = flag de petici¢n de interrupci¢n
bit 6 = flag interrupci¢n periodica
bit 5 = flag interrupci¢n de alarma
bit 4 = flag de actualizaci¢n de interrupci¢n
bit 3-0 flag reservado
0D registro de estado D
bit 7 = 1 El reloj de tiempo real tiene energia
bit 6-0 reservado
0E byte de diagnostico del estado
bit 7 = 0 RTC pierde energ¡a
bit 6 = 1 checksum del CMOS RAM erroneo
bit 5 = 1 informaci¢n de la configuraci¢n invalida en el POST
bit 4 = 1 tama¤o de la memoria erroneo en el POST
bit 3 = 1 inicicializaci¢n fallida del disco duro/adaptador
bit 2 = 1 tiempo del CMOS RAM encontrado inv lido
bit 1 = 1 configuraci¢n de los adaptadores no coincide (EISA)
bit 0 = 1 "time out" leyendo in ID de un adaptador (EISA)
0F byte de estado de apagado "shutdown"
00 = ejecuci¢n normal del POST
01 = inicializaci¢n del chip para reentrada en modo real
04 = salto al c¢digo "bootstrap"
05 = genera un EOI en el salto al puntero Dword en 40:67
06 = salto a la Dword en 40:67 sin EOI
07 = retorno a la INT15/87 (mover bloque)
08 = retorno al test de memoria POST
09 = retorno a la INT15/87 (mover bloque)
0A = salto al puntero Dword en 40:67 sin EOI
0B = retorna IRETS a trav‚s de 40:67
10 Tipo de la unidad de disco para A: y B:
bit 7-4 tipo de unidad de la unidad 0
bit 3-0 tipo de unidad de la unidad 1
= 0000 sin unidad
= 0001 360K
= 0010 1M2
= 0011 720K
= 0100 1M44
= 0101-1111 reservado
11 reservado / Configuraci¢n Extendida AMI CMOS (AMI Hi-Flex BIOS)
bit 7 = 1 Programaci¢n de la velocidad del teclado
bit 6-5 = 00 Retardo de la velocidad del teclado 250 mSec
bit 4-0 = 00011 Retardo del teclado 21.8 Chars/Sec
12 tipo de disco duro para la unidad 0 y la unidad 1
bit 7-4 tipo de unidad para la unidad 0
bit 3-0 tipo de unidad para la unidad 1
si cualquiera de los nibbles es igual a 0F, entonces
los bytes19 y 1A son validos.
13 reservado / Configuraci¢n Extendida AMI CMOS (AMI Hi-Flex BIOS)
bit 7 = 1 Opci¢n de soporte de rat¢n
bit 6 = 1 Test de la memoria sobre 1 MB desactivado
bit 5 = 1 Sonido del test de memoria desactivado
bit 4 = 1 Chequeo de error de paridad de la memoria activado
bit 3 = 1 Mostrado del mensaje "Hit <ESC>" desactivado
bit 2 = 1 µrea de datos del disco duro tipo 47 en la
direcci¢n 0:300
bit 1 = 1 Espera de la tecla <F1> si existe alg£n eror activado
bit 0 = 1 Estado de Num Lock es ON al arrancar
14 byte de equipamiento
bit 7-6 unidades de disco instaladas
= 00 1 disquetera instalada
= 01 2 disqueteras instaladas
= 10 reservado
= 11 reservado
bit 5-4 Pantalla principal
= 00 Tarjeta adaptadora con opci¢n ROM
= 01 40*25 color
= 10 80*25 color
= 11 monocromo
bit 3-2 reservado
bit 1 = 1 coprocesador instalado (no Weitek)
bit 0 disquetera disponible en el arranque
15 LSB de memoria base en Kb
16 MSB de memoria base en Kb
17 LSB de memoria extendida total en Kb
18 MSB de memoria extendida total en Kb
19 unidad C byte de extensi¢n
1A unidad D byte de extensi¢n
1B-27 reservado
1B/1C word para el registro de comparaci¢n 82335 RC1 en [24]
(Phoenix)
1D/1E word para el registro de comparaci¢n 82335 RC2 en [26]
(Phoenix)
29-2D reservado
29/2A word para el registro de comparaci¢n Intel 82335 CC0 en
[28](Phoenix)
2B/2C word enviada al registro de comparaci¢n 82335 CC1 en [2A]
(Phoenix)
2D Configuraci¢n Extendida AMI CMOS (AMI Hi-Flex BIOS)
(la BIOS Phoenix chequea los valores AA o CC)
bit 7 = 1 Procesador Weitek no presente
bit 6 = 1 "Floppy Unidad Seek At Boot" desactivado
bit 5 = 1 Secuencia de arranque C:, A:
bit 4 = 1 Velocidad de arranque es alta
bit 3 = 1 Memoria Cache activada
bit 2 = 1 Memoria Interna Cache <1>
bit 1-0 reservado
2E CMOS MSB "checksum" sobre 10-2D
2F CMOS LSB "checksum" sobre 10-2D
30 LSB de memoria extendida sobre 1Mb en POST
31 MSB de memoria extendida sobre 1Mb en POST
32 siglo en BCD
33 flags de informaci¢n
bit4 = bit4 del registro CR0 de la CPU (Phoenix)
este bit tambien es conocido como "RESERVADO INTEL"
34-3F reservado
34 bit4 bit5 (Phoenix BIOS)
3D/3E word para el registro de configuraci¢n de memoria 82335 MCR
en [22](Phoenix)
3D bit3 tama¤o de memoria base 512/640 (Phoenix)
3E bit7 = 1 recolocaci¢n activada (Phoenix)
bit1 = 1 video shadow activada (Phoenix)
bit0 = 1 shadow BIOS activada (Phoenix)
Parametros de Unidad Definibles por el Usuario son tambi‚n
almacenados en RAM CMOS:
AMI (386sx BIOS 1989) primera unidad definible por el usuario (tipo 47)
1B L cilindros
1C H cilindros
1D cabezas
1E L Precompensaci¢n en la escritura al cilindro
1F H Precompensaci¢n en la escritura al cilindro
21 L Zona de aparque de los cilindros
22 H Zona de aparque de los cilindros
23 sectores
AMI (386sx BIOS 1989) segunda unidad definible por el usuario(tipo 48)
24 L cilindros
25 H cilindros
26 cabezas
27 L Precompensaci¢n en la escritura al cilindro
28 H Precompensaci¢n en la escritura al cilindro
2A L Zona de aparque de los cilindros
2B H Zona de aparque de los cilindros
2C sectores
Phoenix (386BIOS v1.10.03 1988) primera unidad definible por el
usuario (tipo 48)
20 L cilindros
21 H cilindros
22 cabezas
23 L Precompensaci¢n en la escritura al cilindro
24 H Precompensaci¢n en la escritura al cilindro
25 L Zona de aparque de los cilindros
26 H Zona de aparque de los cilindros
27 sectores
Phoenix (386BIOS v1.10.03 1988) segunda unidad definible por el
usuario (tipo 49)
(cuando la opci¢n de palabra clave del PS/2 no es utilizada)
35 L cilindros
36 H cilindros
37 cabezas
38 L Precompensaci¢n en la escritura al cilindro
39 H Precompensaci¢n en la escritura al cilindro
3A L Zona de aparque de los cilindros
3B H Zona de aparque de los cilindros
3C sectores
0080-008F ---- Registros de p gina DMA (74612)
0080 l/e registro extra de p gina (almacenamiento temporal)
0081 l/e DMA canal 2 address byte 2
0082 l/e DMA canal 3 address byte 2
0083 l/e DMA canal 1 address byte 2
0084 l/e registro extra de p gina
0085 l/e registro extra de p gina
0086 l/e registro extra de p gina
0087 l/e DMA canal 0 address byte 2
0088 l/e registro extra de p gina
0089 l/e DMA canal 6 address byte 2
008A l/e DMA canal 7 address byte 2
008B l/e DMA canal 5 address byte 2
008C l/e registro extra de p gina
008D l/e registro extra de p gina
008E l/e registro extra de p gina
008F l/e registro refresco de p gina DMA
00A0-00AF ---- PIC 2 (Controlador Programable de Interrupciones 8259)
00A0 l/e PIC 2 igual que 0020 para el PIC 1
00A1 l/e PIC 2 igual que 0021 para el PIC 1 excepto para OCW1:
bit 7 = 0 reservado
bit 6 = 0 interrupci¢n disco duro activada
bit 5 = 0 interrupci¢n excepci¢n del coprocesdor activada
bit 4 = 0 interrupci¢n del rat¢n activada
bit 3 = 0 reservado
bit 2 = 0 reservado
bit 1 = 0 cascada redireccionada activada
bit 0 = 0 interrupci¢n del reloj en tiempo real activada
00C0 ---- TI SN746496 generador programable de tonos,PCjr
00C0-00DF ---- DMA 2 (segundo controlador 8237 (Direct Memory Access controlador))
00C0 l/e DMA canal 4 direcci¢n de memoria bytes 1 y 0 (bajo) (ISA, EISA)
00C2 l/e DMA canal 4 contador de la transferencia bytes 1 y 0 (bajo) (ISA, EISA)
00C4 l/e DMA canal 5 direcci¢n de memoria bytes 1 y 0 (bajo) (ISA, EISA)
00C6 l/e DMA canal 5 contador de la transferencia bytes 1 y 0 (bajo) (ISA, EISA)
00C8 l/e DMA canal 6 direcci¢n de memoria bytes 1 y 0 (bajo) (ISA, EISA)
00CA l/e DMA canal 6 contador de la transferencia bytes 1 y 0 (bajo) (ISA, EISA)
00CC l/e DMA canal 7 direcci¢n de memoria bytes 1 y 0 (bajo) (ISA, EISA)
00CE l/e DMA canal 7 contador de la transferencia bytes 1 y 0 (bajo), (ISA, EISA)
00D0 l DMA canal 4-7 registro de estado (ISA, EISA)
bit 7 = 1 petici¢n canal 7
bit 6 = 1 petici¢n canal 6
bit 5 = 1 petici¢n canal 5
bit 4 = 1 petici¢n canal 4
bit 3 = 1 contador terminal para el canal 7
bit 2 = 1 contador terminal para el canal 6
bit 1 = 1 contador terminal para el canal 5
bit 0 = 1 contador terminal para el canal 4
00D0 e DMA canal 4-7 registro de comandos (ISA, EISA)
bit 7 = 1 sentido activo del DACK alto
= 0 sentido activo del DACK bajo
bit 6 = 1 sentido activo del DREQ alto
= 0 sentido activo del DREQ bajo
bit 5 = 1 selecci¢n escritura extendida
= 0 selecci¢n escritura retardada
bit 4 = 1 prioridad rotativa
= 0 prioridad fija
bit 3 = 1 temporizado (timing) comprimido
= 0 temporizado (timing) normal
bit 2 = 0 controlador activado
bit 1 = 1 transferencia de memoria a memoria activada
bit 0 .....
00D2 e DMA canal 4-7 registro del petici¢n de escritura (ISA, EISA)
00D4 e DMA canal 4-7 registro m scara de escritura £nica (ISA, EISA)
bit 7-3 reservado
bit 2 = 0 limpiar bit de m scara
= 1 activar bit de m scara
bit 1-0 = 00 canal 4 seleccionado
= 01 canal 5 seleccionado
= 10 canal 6 seleccionado
= 11 canal 7 seleccionado
00D6 e DMA canal 4-7 modo registro (ISA, EISA)
bit 7-6 = 00 modo demanda
= 01 modo "single"
= 10 modo bloque
= 11 modo cascada
bit 5 = 0 incremento direcci¢n seleccionado
= 1 decremento direcci¢n seleccionado
bit 4 = 0 auto-inicializaci¢n desactivada
= 1 auto-inicializaci¢n activada
bit 3-2 = 00 operation de verificaci¢n
= 01 escribir a memoria
= 10 leer desde memoria
= 11 reservado
bit 1-0 = 00 canal 4 seleccionado
= 01 canal 5 seleccionado
= 10 canal 6 seleccionado
= 11 canal 7 seleccionado
00D8 e DMA canal 4-7 flip-flop inicilizador del puntero (ISA, EISA)
00DA l DMA canal 4-7 registro temporal de lectura (ISA, EISA)
00DA e DMA canal 4-7 master clear (ISA, EISA)
00DC e DMA canal 4-7 registro de inicializaci¢n de m scara (ISA, EISA)
00DE e DMA canal 4-7 registro m scara de escritura (ISA, EISA)
00E0 registro de partici¢n de direcciones, solo para registros de
codificaci¢n de memoria PS/2m80
00F0-00FF ---- Coprocesador (8087..80387)
0100-0107 ---- PS/2 POS (Selector Programable de Opciones)
0170-0177 ---- HDC 2 (Controlador 2§ de Disco duro) igual que 01Fx (ISA, EISA)
01F0-01F7 ---- HDC 1 (Controlador 1§de Disco duro) igual que 017x (ISA, EISA)
01F0 l/e registro de datos
01F1 l registro de error
errores de diagn¢tico de modo:
bit 7-3 reservado
bit 2-1 = 001 no detectado error
= 010 error de formateo de dispositivo
= 011 error del buffer de sector
= 100 error de circuiter¡a ECC
= 101 error de control del microprocesador
modo de operaci¢n:
bit 7 = 1 bloque defectuoso detectado
= 0 bloque OK
bit 6 = 1 error ECC irrecuperable
= 0 no error
bit 5 reservado
bit 4 = 1 ID encontrado
= 0 ID no encontrado
bit 3 reservado
bit 2 = 1 comando completado
= 0 comando abortado
bit 1 = 1 pista 000 no encontrada
= 0 pista 000 encontrada
bit 0 = 1 DAM no encontrada
= 0 DAM encontrada (CP-3022 siempre a 0)
01F1 e WPC/4 ("Write Precompensation Cylinder" dividido por 4)
01F2 l/e contador de sector
01F3 l/e numero de sector
01F4 l/e cilindro bajo
01F5 l/e cilindro alto
01F6 l/e unidad/cabeza
bit 7 = 1
bit 6 = 0
bit 5 = 1
bit 4 = 0 unidad 0 seleccionada
= 1 unidad 1 seleccionada
bit 3-0 bits de cabeza seleccionada
01F7 l registro de estado
bit 7 = 1 el controlador est  ejecutando un comando
bit 6 = 1 la unidad est  preparada
bit 5 = 1 fallo escritura
bit 4 = 1 b£squeda completada
bit 3 = 1 buffer de sector requiere "asistencia"
bit 2 = 1 datos de disco leidos correctamente corregidos
bit 1 = 1 ¡ndice - puesto a 1 cada vuelta del disco
bit 0 = 1 comando previo acabado en un error
01F7 e registro de comandos
comandos:
98 E5 modo chequeo de energ¡a (IDE)
90 ejecutar diagn¢stico de la unidad
50 formatear pista
EC identificar unidad (IDE)
97 E3 desocupado (IDE)
95 E1 desocupado (IDE)
91 inicializar parametros de unidad
1x recalibrar
E4 leer buffer (IDE)
C8 leer DMA con reintento (IDE)
C9 leer DMA sin reintento(IDE)
C4 leer multiple (IDE)
20 leer sectores con reintento
21 leer sectores sin reintento
22 leer "long" con reintento
23 leer "long" sin reintento
40 leer sectores de verificaci¢n con reintento
41 leer sectores de verificaci¢n sin reintento
7x buscar
EF activar caracter¡sticas (IDE)
C6 activar modo multiple (IDE)
99 E6 activar modo "sleep" (IDE)
96 E2 espera (IDE)
94 E0 espera inmediatamente (IDE)
E8 escribir buffer (IDE)
CA escribir DMA con reintento (IDE)
CB escribir DMA sin reintento (IDE)
C5 escribir multiple (IDE)
E9 escribir lo mismo (IDE)
30 escribir sectores con reintento
31 escribir sectores sin reintento
32 escribir "long" con reintento
33 escribir "long" sin reintento
3C escribir verificaci¢n (IDE)
9A £nico vendedor (IDE)
C0-C3 £nico vendedor (IDE)
8x £nico vendedor (IDE)
F0-F4 EATA estandar (IDE)
F5-FF £nico vendedor(IDE)
0200-020F ---- Espacio I/O reservado para el Puerto de Juegos
0200-0207 ---- Puerto de Juegos, ocho direcciones id‚nticas en algunas placas
0201 l leer posici¢n y estado del joystick
bit 7 estado B joystick bot¢n 2 / D bot¢n paddle
bit 6 estado B joystick bot¢n 1 / C bot¢n paddle
bit 5 estado A joystick bot¢n 2 / B bot¢n paddle
bit 4 estado A joystick bot¢n 1 / A bot¢n paddle
bit 3 B coordenada Y joystick / D coordenada paddle
bit 2 B coordenada X joystick / C coordenada paddle
bit 1 A coordenada Y joystick / B coordenada paddle
bit 0 A coordenada X joystick / A coordenada paddle
e fuego joysticks de cuatro disparo-£nico
0278-027E ---- Puerto paralelo impresora, igual que 0378 y 03BC
0278 e puerto de datos
0279 l/e puerto de estado
027A l/e puerto de control
02A2-02A3 ---- Reloj MSM58321RS
02B0-02DF ---- EGA alternativa, EGA primaria en 03C0
02C0-02Cx ---- Reloj AST
02E0-02EF ---- Adquisici¢n de datos (AT)
02E2 Adquisici¢n datos (adaptador 0)
02E3 Adquisici¢n datos (adaptador 0)
02E8-02EF ---- puerto serie, igual que 02F8, 03E8, and 03F8
02F8-02FF ---- puerto serie, igual que 02E8, 02F8, and 03F8
02F8 e registro de mantenimiento de transmisi¢n
02F8 l registro del buffer del receptor
l/e divisor "latch", byte bajo, cuando DLAB=1
02F9 l/e divisor "latch", byte alto, cuando DLAB=1
l/e registro de activaci¢n de interrupci¢n cuando DLAB=0
02FA l registro identificaci¢n de interrupciones
02FB l/e registro control linea
02FC l/e registro control modem
02FD l registro de estado de linea
02FF l/e registro "scratch"
0320-0323 ---- XT HDC 1 (Controlador Disco Duro)
0348-0357 ---- DCA 3278
0360-036F ---- PC network (AT)
0360-0367 ---- PC network (solo XT)
0370-0377 ---- FDC 2 (Controlador 2§ Floppy Disk 8272) igual que 03F0
0372 e controlador de disquete DOR (Registro Digital de Salida)
0374 l controlador de disquete registro de estado
0375 l/e controlador de disquete registro de datos
0376 l/e controlador de disco duro registro de datos
0377 l controlador de disquete DIR (Registro Digital de Entrada)
0377 e seleccionado registro para la velocidad de transferencia de datos
0378-037A ---- Puerto paralelo impresora, igual que 0278 y 03BC
0378 e puerto de datos
0379 l/e puerto de estado
037A l/e puerto de control
0380-038F ---- Adaptador 2§ de Control de Uni¢n de Datos Binarios S¡ncronos (ver 03A0)
0380 l/e sobre la placa 8255 puerto A, sentido interno/externo
0381 l/e sobre la placa 8255 puerto B, interface modem externo
0382 l/e sobre la placa 8255 puerto C, control interno y "gating"
0383 l/e sobre la placa 8255 registro de modo
0384 l/e sobre la placa 8253 canal generador onda cuadrada
0385 l/e sobre la placa 8253 canal 1 "time-out" inactividad
0386 l/e sobre la placa 8253 canal 2 "time-out" inactividad
0387 l/e sobre la placa 8253 registro de modo
0388 l/e sobre la placa 8273 lectura: stado escritura: comando
0389 l/e sobre la placa 8273 lectura: respuesta escritura: parametro
038A l/e sobre la placa 8273 estado de la interrupci¢n transmisi¢n
038B l/e sobre la placa 8273 estado de la interrupci¢n de recepci¢n
038C l/e sobre la placa 8273 dato
0390-039F ---- Adaptador Cluster (AT)
0390-0393 (adaptador 0) (XT)
03B0-03BF ---- MDA (Adaptador Pantalla Monocroma basado en 6845)
03B0 igual que 03B4
03B1 igual que 03B5
03B2 igual que 03B4
03B3 igual que 03B5
03B4 e MDA CRT registro ¡ndice (EGA/VGA)
seleccionado con el registro (0-11h) es para ser accedido a traves de 3B5
03B5 l/e MDA CRT registro datos (EGA/VGA)
seleccionado por el puerto 3B4. Registros C-F pueden ser leidos
00 total horizontal
01 visualizado horizontal
02 posici¢n sincronismo horizontal
03 anchura de pulso de sincronismo horizontal
04 total vertical
05 visualizado vertical
06 posici¢n sincronismo vertical
07 anchura de pulso de sincronismo vertical
08 modo entrelazado
09 maximo de lineas horizontales
0A inicio cursor
0B fin cursor
0C direcci¢n inicio alta
0D direcci¢n inicio baja
0E posici¢n cursorl alta
0F posici¢n cursor baja
10 lapiz ¢ptico alto
11 lapiz ¢ptico bajo
03B6 igual que 03B4
03B7 igual que 03B5
03B8 l/e MDA registro de control de modo
bit 7 no utilizado
bit 6 no utilizado
bit 5 parpadeo activo
bit 4 no utilizado
bit 3 video activo
bit 2 no utilizado
bit 1 no utilizado
bit 0 modo alta resoluci¢n
03B9 reservado para el registro de selecci¢n de color en un adaptador de color
03BA l CRT registro de estado EGA/VGA: registro de estado de entrada 1
bit 7-4 reservado
bit 3 video blanco/negro
bit 2-1 reservado
bit 0 controlador horizontal
bit 7 (MSD dice) si este bit cambia despues de un lectura 8000h,
entonces:
bit 6-4 000 = adaptador es Hercules o compatible
001 = adaptador es Hercules+
101 = adaptador es Color Hercules
si no: adaptador es desconocido
03BA e EGA/VGA registro de control de caracter¡sticas
03BB reservado para la reinicializaci¢n del estroboscopio del lapiz ¢ptico
03BC-03BF ---- Puerto paralelo impresora, igual que 0278 y 0378
03BC e puerto de datos
03BD l/e puerto de estado
bit 7 = 0 ocupado
bit 6 = 0 reconocimiento
bit 5 = 1 sin papel
bit 4 = 1 impresora es seleccionada
bit 3 = 0 error
bit 2 = 0 una IRQ ha ocurrido
bit 1-0 reservado
03BE l/e puerto de control
bit 7-5 reservado
bit 4 = 1 IRQ activa
bit 3 = 1 seleccionar impresora
bit 2 = 0 inicializar impresora
bit 1 = 1 desplazamiento de linea automatico
bit 0 = 1 estroboscopio
03BF l/e Registro de configuraci¢n Hercules
03C0-03CF ---- EGA (Primer Adaptador Gr fico Mejorado) alternativa a 02C0
03C0 (l)/e EGA VGA ATC registro ¡ndice/datos
03C1 l VGA otro registro de atributos
03C2 l EGA VGA registro de entrada de estado 0
e VGA registro de salida variado
03C3 l/e VGA subsistema de video activo
03C4 e EGA TS registro ¡ndice
l/e VGA registro ¡ndice secuenciado
03C5 e EGA TS registro de datos
l/e VGA otro registro de secuenciado
03C6 l/e VGA PEL registro m scara
03C7 l/e VGA PEL modo de lectura de direcci¢n
l VGA DAC registro de estado
03C8 l/e VGA PEL modo escritura de direcci¢n
03C9 l/e VGA PEL registro de datos
03CA e EGA registro de posici¢n gr ficos 2
l VGA registro de control de caracter¡sticas
03CC e EGA registro de posici¢n gr ficos 1
l VGA registro de salida variado
03CE e EGA GDC registro ¡ndice
l/e VGA registro de direcci¢n de graficos
03CF e EGA GDC registro de datos
l/e VGA otro registro gr fico
03D0-03DF ---- CGA (Adaptador Gr fico de Color)
03E8-03EF ---- puerto serie, igual que 02E8, 02F8, and 03F8
03F0-03F7 ---- FDC 1 (1st Floppy Disk Controlador 8272) igual que 0370
03F0 estado A del controlador disquete (PS/2)
bit 7 interrupci¢n pendiente
bit 6 unidad segunda instalada
bit 5 paso
bit 4 pista 0
bit 3 cabeza 1 seleccionado
bit 2 ¡ndice
bit 1 protegido contra escritura
bit 0 direcci¢n
03F1 l estado B del controlador disquete (PS/2)
bit 7-6 reservado
bit 5 unidad seleccionada (0=A:, 1=B:)
bit 4 escribir datos
bit 3 leer datos
bit 2 escritura activa
bit 1 motor activo 1
bit 0 motor activo 0
03F2 e DOR del controlador disquete (Registro de Salida Digital)
bit 7-6 reservado PS/2
bit 7 = 1 unidad 3 motor activo
bit 6 = 1 unidad 2 motor activo
bit 5 = 1 unidad 1 motor activo
bit 4 = 1 unidad 0 motor activo
bit 3 = 1 DMA del disquete activo (reservado PS/2)
bit 2 = 1 FDC activo (reinicio del controlador)
= 0 mantener FDC en el reinicio
bit 1-0 unidad seleccionada (0=A 1=B ..)
03F4 l registro de estado del controlador de disquete
bit 7 = 1 el registro de datos esta preparada
bit 6 = 1 la transferencia es desde el controlador al sistema
0 la transferencia es desde el sistema al controlador
bit 5 = 1 modo no-DMA
bit 4 = 1 controlador disquete ocupado
bit 3 = 1 unidad 3 ocupada (reservado en el PS/2)
bit 2 = 1 unidad 2 ocupada (reservado en el PS/2)
bit 1 = 1 unidad 1 ocupada
bit 0 = 1 unidad 0 ocupada
03F5 l registro de comando de disquete, estado 0
bit 7-6 £ltimo comando de estado
= 00 comando terminado satisfactoriamente
= 01 comando terminado anormalmente
= 10 comando invalido
= 11 terminado anormalmente por cambio en la se¤al "ready"
bit 5 = 1 busqueda completada
bit 4 = 1 chequo del equipamiento ocurrido despu‚s de un error
bit 3 = 1 no preparada
bit 2 = 1 n£mero de cabeza en la interrupci¢n
bit 1-0 = 1 unidad seleccionada (0=A 1=B .. )
(sobre PS/2 01=A 10=B)
registro de estado 1
bit 7 final de cilindro; n£mero de sector mayor que sectores/pista
bit 6 = 0
bit 5 = 1 error de CRC en ID o campo de datos
bit 4 = 1 "overrun"
bit 3 = 0
bit 2 = 1 ID de sector no encontrado
bit 1 = 1 protecci¢n contra escritura encontrada durante la escritura
bit 0 = 1 marca de ID de direcci¢n no encontrada
registro de estado 2
bit 7 = 0
bit 6 = 1 marca de direcci¢n de datos borrada encontrada
bit 5 = 1 error de CRC en datos
bit 4 = 1 cilindro erroneo detectado
bit 3 = 1 comando "scan" satisfactorio
bit 2 = 1 comando "scan" fallada, sector no encontrado
bit 1 = 1 cilindro defectuoso, ID no encontrado
bit 0 = 1 marca de direcci¢n de datos desaparecida
registro de estado 3
bit 7 se¤al de estado de fallo
bit 6 estado de protecci¢n contra escritura
bit 5 estado preparada
bit 4 estado pista cero
bit 3 se¤al de estado de doble cara
bit 2 cara seleccionada (cabeza seleccionada)
bit 1-0 unidad seleccionada (0=A 1=B .. )
03F6 l/e registro de datos del controlador de disco duro
bit 7-4 reservado
bit 3 = 0 reduce escritura actual
1 cabeza seleccionada
bit 2 = 1 inicializaci¢n del disco activada
0 inicializaci¢n del disco desactivada
bit 1 = 0 inicializaci¢n del disco activada
1 inicializaci¢n del disco desactivada
bit 0 reservado
03F7 l controlador disquete DIR (Registro Entrada Digital)
bit 7 = 1 cambio diskette
bit 6 disco duro puerta de escritura
bit 5 disco duro cabeza seleccionado 3
bit 4 disco duro cabeza seleccionado 2
bit 3 disco duro cabeza seleccionado 1
bit 2 disco duro cabeza seleccionado 0
bit 1 disco duro unidad 1 seleccionado
bit 0 disco duro unidad 0 seleccionado, tiene conflictos con:
bit 0 diskette alta densidad seleccionado
03F7 e registro selecci¢n para la velocidad de transferencia de datos
del diskette
bit 7-2 reservado
bit 1-0 = 00 modo 500 Kb/S
= 01 modo 300 Kb/S
= 10 modo 250 Kb/S
= 11 reservado
03F8-03FF ---- puerto serie (8250,8251,16450,16550), igual que 02E8,02F8,and 03F8
03F8 e puerto serie, registro de mantenimiento de transmisi¢n, que
contiene los caracteres a ser enviados. El bit 0 es enviado primero.
bit 7-0 bits de datos, cuando DLAB=0 (Divisor Latch Access Bit)
l registro del buffer de recepci¢n, contiene el caracter recibido.
El bit 0 es enviado primero.
bit 7-0 bits de datos cuando DLAB=0 (Divisor Latch Access Bit)
l/e byte bajo "divisor latch" cuando DLAB=1
03F9 l/e byte alto "divisor latch" cuando DLAB=1
l/e registro de interrupci¢n activa cuando DLAB=0
bits 7-4 reservado
bit 3 = 1 interrupci¢n del estado del modem activa
bit 2 = 1 interrupci¢n del estado de la l¡nea de recepci¢n activa
bit 1 = 1 interrupci¢n de registro de mantenimiento de la transmisi¢n
vacio activa
bit 0 = 1 interrupci¢n de datos en la recepci¢n disponibles activa
(y 16550 "timeout")
- 16550 generar  una interrupci¢n si existen datos en el FIFO y no han
sido leidos dentro del tiempo que tarda en recibir cuatro bytes o si
ning£n dato es recibido dentro del tiempo que tarde en recibir cuatro
bytes.
03FA l registro de identification de interrupci¢n. Informaci¢n sobre una
interrupci¢n pendiente es almacenada aqu¡. Cuando el registro es
direccionado, la interrupci¢n con prioridad m s alta es mantenida,
y ninguna otra interrupci¢n es reconocida hasta que la CPU atienda a esa
interrupci¢n.
bit 7-6 = 00 reservados sobre 8250, 8251, 16450
= 11 si las colas FIFO est n activas (solo 16550)
bit 5-4 = 0 reservados
bit 3 = 0 reservado en 8250, 16450
= 1 interrupci¢n pendiente 16550
bit 2-1 identifican la interrupci¢n pendiente con la mayor
prioridad
= 11 interrupci¢n del estado de la linea de recepci¢n.
Prioridad = la m s alta
= 10 interrupci¢n de datos disponibles en el registro
de recepci¢n. Prioridad = segunda
= 01 interrupci¢n de registro de transmisi¢n vacio.
Prioridad = tercera
= 00 interrupci¢n del estado del modem. Prioridad = cuarta
bit 0 = 0 interrupci¢n pendiente. El contenido de este
registro puede ser usado como un puntero a la rutina
apropiada de manejo de interrupciones.
1 sin interrupci¢n pendiente
- los flags de interrupci¢n pendiente usan l¢gica inversa, 0=pendiente,
1=no
- las interrupciones ocurriran si alguno de los bit del estado de
linea est n activados
03FA e 16650 FCR (Registro de Control del FIFO)
bit 7-6 = 00 1 byte
= 01 4 bytes
= 10 8 bytes
= 11 14 bytes
bit 5-4 = 00 reservado
bit 3 = 1 cambia los pins RXRDY TXRDY desde el modo 0 al modo 1
bit 2 = 1 limpia el FIFO XMIT
bit 1 = 1 limpia el FIFO RCVR
bit 0 = 1 limpia las colas FIFO XMIT y RCVR
- el bit 0 debe ser activado antes de escribir a los otros bits FCR
03FB l/e registro de control de linea
bit 7 = 1 bit de acceso al divisor latch (DLAB)
0 registro de acceso al buffer de recepci¢n, mantenimiento
de transmisi¢n, o interrupci¢n activa.
bit 6 = modo "break" activado.
bit 5 = paridad "stick"
bit 4 = 1 paridad par seleccionada
bit 3 = paridad activada
1 n£mero para de unos son enviados y chequeados en los
bits de las palabras de datos y en el bit de paridad.
0 n£mero impar de unos son enviados y chequeados
bit 2 = 0 bit uno-parar
1 bit cero-parar
bit 1-0 00 longitud de palabra es de 5 bits
01 longitud de palabra es de 6 bits
10 longitud de palabra es de 7 bits
11 longitud de palabra es de 8 bits
03FC l/e registro de control del modem
bit 7-5 = 0 reservado
bit 4 = 1 modo "loopback" para comprobaci¢n de la salida por el
puerto serie. En este modo los datos transmitidos
son recibidos inmediatamente as¡ que la CPU puede
verificar las salidas y accesos a las transmisiones de
datos por el puerto serie.
bit 3 = 1 salida auxiliar designada por el usuario 2
bit 2 = 1 salida auxiliar designada por el usuario 1
bit 1 = 1 activa la petici¢n para enviar obligada
bit 0 = 1 activa el DTR obligado
03FD l registro de estado de linea
bit 7 = 0 reservado
bit 6 = 1 registros de mantenimiento y desplazamiento de la
transmisi¢n vacios
bit 5 = 1 registro de mantenimiento de la transmisi¢n vacio.
El controlador esta preparado para aceptar nuevos
caracteres a enviar.
bit 4 = 1 interrupci¢n "break". El dato de entrada recibido
es mantenido en el estado de bit a cero m s tiempo
que el tiempo de iniciar bit + bits de datos + bit de
paridad + bits de paro.
bit 3 = 1 error. El bit de paro que sigue a los £ltimos bits de
paridad o de datos est  a 0.
bit 2 = 1 error de paridad. El caracter tiene una paridad
erronea.
bit 1 = 1 error. Un caracter fue enviado al buffer receptor
antes que el caracter previo del buffer fuera leido. Esto
destruye el caracter previo.
bit 0 = 1 dato disponible. Un caracter de llegada ha sido
recibido y mandado al registro del buffer de entrada.
03FE l registro de estado de modem
bit 7 = 1 detectado carrier de datos
bit 6 = 1 indicador de llamada
bit 5 = 1 datos preparados
bit 4 = 1 limpiar para enviar
bit 3 = 1 detectado carrier de datos "delta"
bit 2 = 1 indicador del sobrante del timbre de llamada
bit 1 = 1 datos preparados "delta"
bit 0 = 1 limpiar para enviar "delta"
- bits 0-3 son reinicializados cuando la CPU lee el MSR
- bit 4 es el Registro de Control del Modem RTS durante el testeo loopback
- bit 5 es el Registro de Control del Modem DTR durante el testeo loopback
- bit 6 es el Registro de Control del Modem OUT1 durante el testeo loopback
- bit 7 es el Registro de Control del Modem OUT2 durante el testeo loopback
03FF l/e registro "scratch"
­Las direcciones sobre 03FF solo se aplican a las m quinas EISA!
1000-1FFF slot 1 EISA
2000-2FFF slot 2 EISA
3000-3FFF slot 3 EISA
4000-4FFF slot 4 EISA
5000-5FFF slot 5 EISA
6000-6FFF slot 6 EISA
7000-7FFF slot 7 EISA
06E2-06E3 ---- adquisici¢n de datos (adaptador 1)
0790-0793 ---- cluster (adaptador 1)
0800-08FF ---- registros de los puertos de E/S para CMOS extendidas RAM or SRAM
0AE2-0AE3 ---- cluster (adaptador 2)
0B90-0B93 ---- cluster (adaptador 2)
0C00 l/e registro p gina para escribir a SRAM o I/O
0C80-0C83 ---- registros ID placa del sistema
1390-1393 ---- cluster (adaptador 3)
2390-2393 ---- cluster (adaptador 4)
3220-3227 ---- puerto serie 3, descripci¢n igual que 03F8
3228-322F ---- puerto serie 4, descripci¢n igual que 03F8
Gracias a Wim Osterholt por su estupenda recopilaci¢n sobre los puertos I/O
Reference in New Issue View Git Blame Copy Permalink